本文提出了一种新的电路发现方法CEAP以减少重采样方差,并深入分析了LLM电路发现中重采样、重述和样本级方差的根源及影响。
机构:洛桑联邦理工
来源:arXiv 2606.16920 | AI4Papers 论文推荐平台